Intel et Micron ont annoncé la livrason de mémoire flash NAND de 3 bits par cellule gravée en 25 nm


Intel et Micron ont annoncé la livrason de mémoire flash NAND de 3 bits par cellule gravée en 25 nmLes sociétés Intel et Micron Technology ont annoncé aujourd’hui la livraison de mémoire flash NAND de 3 bits par cellule (3 bpc) gravée en 25 nanomètres (nm), ce qui en fait les puces NAND les plus petites du secteur et celles dotées de la plus forte capacité de stockage. Les deux entreprises en ont expédié des échantillons à certains clients. La mise en production complète devrait intervenir d’ici à la fin de l’année. Ces nouvelles puces mémoire 3 bpc de 64 gigabits (Gbit) en 25 nm se caractérisent par une plus forte rentabilité ainsi que par une capacité de stockage renforcée, à destination des marchés très concurrentiels des dispositifs USB, des cartes flash SD (Secure Digital) ainsi que de l’électronique grand public

 

La mémoire flash sert principalement au stockage de données, de photos et autres contenus multimédias, pour leur capture et leur transmission entre appareils informatiques et numériques : appareils photos et caméscopes numériques, baladeurs multimédias et tous types d’ordinateurs individuels. Or ces marchés sont soumis à une constante pression pour une augmentation de la capacité de stockage à petit prix.

Conçues par la co-entreprise flash NAND IM Flash Technologies (IMFT), ces puces de 64 ou 8 gigaoctets stockent trois bits d’information par cellule, contre un ou deux bits jusque-là (cellules à un niveau ou multiniveau, SLC ou MLC). C’est pourquoi on appelle le 3 bpc des cellules TLC (Triple-Level Cells).

Pour une capacité identique, la puce est plus de 20% plus petite que les mémoires MLC 25 nm de Micron, qui sont les plus petites de 8 Go du marché. Etant donné leur compacité intrinsèque, les puces de mémoire flash petit format sont tout particulièrement importantes pour les cartes flash grand public. La superficie de la matrice est de 131 mm² et elle est conditionnée en cartouche standard TSOP (Thin Smal-Outline Package).

Tom Rampone, Vice-président d’Intel chargé du NAND Solutions Group : « Avec le lancement en janvier de la plus petite matrice du marché gravée en 25 nm, rapidement suivi par le passage au 3 bits par cellule, toujours en 25 nm, nous continuons nos progrès et proposons à nos clients une série attractive de produits leaders. Nous prévoyons de mettre à profit le leadership en conception et en production d’IMFT pour proposer des produits à nos clients d’une rentabilité concurrentielle et de plus forte densité à partir des nouvelles puces NAND 25 nm TLC de 8 Go. »

Brian Shirley, Vice-Président de Micron chargé du NAND Solutions Group : « Le rôle de la mémoire NAND continuant de se renforcer pour les produits d’électronique grand public, nous considérons que le passage au TLC en 25 nm donne un avantage concurrentiel à notre gamme de produits NAND qui s’étoffe par ailleurs sans cesse. Nous travaillons déjà à qualifier les plus NAND TCL de 8 Go pour les designs de produits finis, dont des produits de plus grande capacité pour Lexar Media et Micron. »

Beugré Jean-Augustin

CEO, Editor in Chief & Founder at Le Journal du Numérique since more than 10 years now - Je suis le CEO, Rédacteur en Chef et Fondateur du réseau Kassi Media regroupant les sites, Les Créateurs Bio, Le Journal du Numérique, Actu-Gamer, ZoneWP et Journal-Foot.com. Autodidacte de nature, je me forme régulièrement dans le Marketing Digital, la gestion de projet, de même que dans ce qui touche au Community Management, au Developpement Web. Cela fait maintenant 15 sur le web, avec plus 10 ans d'expérience dans le rédaction web, Community Management, le webmastering et le SEO (Référencement naturel).